Guide.to.Computer.Processor.Architecture.Bernard.Goossens.2023.pdf-G11 torrent

Ce manuel unique et accessible présente une succession d'implémentations du processeur open source RISC-V. Les implémentations sont proposées avec une difficulté croissante (non pipeline, pipeline, profondément pipeline, multithread, multicœur).

Chaque implémentation est présentée sous forme de code HLS (High-Level Synthesis) en C++. Cela facilite la synthèse et les tests sur une carte de développement basée sur FPGA (une telle carte peut être obtenue gratuitement auprès du programme universitaire de Xilinx destiné aux professeurs d'université).

Le livre peut être utile pour plusieurs raisons. Premièrement, il s'agit d'une nouvelle façon d'introduire l'architecture informatique : les codes donnés peuvent servir de laboratoires pour un cours d'architecture de processeur. Deuxièmement, le contenu du livre est basé sur l'architecture du jeu d'instructions RISC-V, qui est un langage machine open source promettant de devenir le principal langage machine à enseigner, remplaçant DLX et MIPS. Troisièmement, toutes les conceptions sont mises en œuvre via l'outil HLS, capable de traduire un programme C en propriété intellectuelle (IP). Enfin, HLS deviendra le nouveau standard pour les implémentations IP, remplaçant Verilog/VHDL ; il existe déjà des postes liés au HLS, avec pour argument le développement rapide de la propriété intellectuelle.

Par conséquent, en plus d'offrir aux étudiants de premier cycle une solide introduction, le manuel/guide peut également servir aux ingénieurs souhaitant implémenter des processeurs sur FPGA, ainsi qu'aux chercheurs souhaitant développer des simulateurs matériels basés sur RISC-V.

Bernard Goossens est professeur à la Faculté des sciences de l'Université de Perpignan, France. Il est l'auteur de l'ouvrage francophone de Springer, Architecture et microarchitecture des processeurs, 2002.